FPGA ALTERA - PARCOURS NATIONAL DE FORMATION STI2D

mardi 15 mars 2011
par  Christian

 

Documents réalisés pour le parcours SIN FPGA. Formations des professeur de génie électrique pour le BAC STI2D.
Disponibles également sur Eduscol (c) tous droits réservés.

- Présentation de la formation, recommandations d’équipements

- Présentation du projet pédagogique support de formation : le gestionnaire de parking.

- Développement d’un projet FPGA par schémas

- Développement d’un projet FPGA par machines à états

- Développement d’un projet FPGA en VHDL

- Exemple de gestion d’un écran VGA

- Le processeur NIOS II

Deux cours sur le VHDL :

Celui de Denis Rabasté, professeur à l’IUFM d’Aix-.Marseille
Celui de J.Weber et S.Moutault, mis à disposition gratuitement pour les étudiants
(téléchargeable sur ce site et sur Google-Book )

Une carte ALTERA DE2 peut être sous conditions obtenue gratuitement après validation par ALTERA : https://www.altera.com/education/univ/enroll_form/unv-board_request.jsp

Les établissement scolaires peuvent s’équiper chez ARROW ELECTRONICS
Rosa Raux
Internal Sales Representative Arrow Advantage
13-15 rue du Pont des Halles F-94656 Rungis Cedex
Tel. :
+33 (0) 1 49 78 48 96
rraux@arroweurope.com 

 

Ou auprès du CNFM :
http://web.cnfm.fr/ALTERA/demande.html

 

Depuis la version 10, Quartus n’intègre plus de simulateur, cette fonctionnalité est assuré par "MODELSIM-ALTERA" (intégré à la suite logiciel et gratuit)
ALTERA propose néanmoins en téléchargement son ancien simulateur qui, plus simple est destiné à l’enseignement (cf. Altera University proram)

Télécharger le tutoriel
Télécharger le simulateur

 

Exemples d’applications : ...

 

Flash Video - 10.4 Mo

Documents joints

Le projet parking
Le projet parking
Architecture pédagogique autour du projet parking
Méthode d'installation des logiciels
Méthode d'installation des logiciels
Cours VHDL par Denis Rabaste
Cours VHDL par Denis Rabaste
Circuits numérique et synthèse logique
Circuits numérique et synthèse logique
Le livre "libre" de J.Weber et S.Moutault.
Description par machines à états
Description par machines à états
Description en langage VHDL
Description en langage VHDL
Créer une mire sur un écran VGA
Créer une mire sur un écran VGA
Synthétiser et programmer un processeur NIOS (...)
Synthétiser et programmer un processeur NIOS (...)
Assignation des broches de la carte DE2-70
Assignation des broches de la carte DE2-70
Solutions TP MAE
Solutions TP MAE
Solutions TP VHDL
Solutions TP VHDL
Solutions TP VGA
Solutions TP VGA
Solutions TP NIOS II
Solutions TP NIOS II
Solutions TP Schemas
Solutions TP Schemas
Description generale du parcours
Description generale du parcours
Description du parcours et recommandations
Description par schémas
Description par schémas
Assignation des broches de la carte DE2-115
Assignation des broches de la carte DE2-115

Navigation

Articles de la rubrique